電子電路逐漸細微，芯片制造商在晶體管設計制造方面遇到的困難也越來越大。1965年“摩爾定律”與1975年“丹納德定律”所構建的“幾何尺寸按比例縮小”的時代在進入10納米后，多年來基于硅的平面器件所形成的技術路線、工藝裝備和生產條件，面臨重大調整。進入2014年以來，英特爾、臺積電在推進基于14nm/16nm FinFET工藝時都遇到了比以往更大的挑戰(zhàn)，而日前韓三星公司宣布與意法半導體合作開展FD SOI生產工藝開發(fā)，更使半導體產業(yè)的技術路線圖變得撲朔迷離。際半導體業(yè)進入調整變革期，對于中企業(yè)來說，既是機遇也是挑戰(zhàn)。

 

　　降低成本是關鍵

 

　　20nm以后主要存在兩條技術路線：Intel和TSMC主導的FinFET技術以及IBM、ST主導的FD SOI技術。

 

　　半導體芯片沿著更小的單位面積、更細線寬、更低成本、更低功耗的路徑向前演進，不同技術節(jié)點都有不同的技術障礙，人們也會開發(fā)出不同的技術加以解決，比如28nm時代的PolySiON和HKMG。在20nm節(jié)點上業(yè)界普遍認為FinFET技術尚不是必須的，但是到了20nm以后則主要存在兩條技術路線：Intel和TSMC主導的FinFET技術以及IBM、ST主導的FD SOI技術。由于Intel和TSMC在IC制造業(yè)占據(jù)主要地位，F(xiàn)inFET毫無疑問成為主流。

 

　　然而，近年來邏輯芯片工藝在向10納米節(jié)點演進過程中，前進步伐遭遇到了逆風阻擋。英特爾原先預定接續(xù)Haswell的14nm工藝Broadwell處理器于2013年底量產，然而目前量產時程已經(jīng)延后到2014年下半年，甚至有可能推遲至明年才能與消費者見面。臺積電的16nm工藝研發(fā)也時常有開發(fā)不順利的消息傳出。

 

　　高昂的成本是目前兩家廠商面臨的主要問題?！爱a業(yè)界在14nm節(jié)點上采用FinFET技術已經(jīng)基本成共識，至今技術上實現(xiàn)已無大的障礙，重點是要找到降低成本的有效途徑，否則僅會有少數(shù)高毛利產品可以用得起14nm工藝?！鼻迦A大學微電子所教授魏少軍指出。

 

　　EUV光刻機的光刻功率不足則是影響FinFET技術在10nm及10nm以下成本過高的主要原因。Lam Research院士Reza Arghavani指出，對于半導體制造來說，EUV不能及時導入使用，業(yè)界也能采用spacer圖形化技術加以實現(xiàn)。但問題是spacer的工藝步驟需要三次掩膜才能達到效果，這導致制造成本和時間都大幅增加。所以沒有EUV，未來的光刻圖形化是個問題。

 

　　半導體問題專家莫大康表示：“在過去50年里芯片的三個要素――價格、功耗和性能始終是在聯(lián)動。實際上，單純從技術上來講，無論28納米還是10納米都可以實現(xiàn)，但是必須綜合考慮價格、功耗和性能三個要素。因為在28納米以后，技術復雜程度和制造成本都將大幅提升?！?/P>

 

　　技術路線各具千秋

 

　　FinFET技術開發(fā)不順，使得其他技術路線開始更多受到重視。但決定因素仍是各大廠商的態(tài)度。

 

　　FinFET技術開發(fā)不順，使得其他技術路線開始更多受到重視。今年5月，有消息傳出，意法半導體和三星電子簽署了28納米FD SOI技術的多資源制造全方位合作協(xié)議，授權三星利用意法半導體的FD SOI技術，為客戶提供先進的芯片制造解決方案。同時也有美高通公司延緩采用FinFET技術的消息傳出。

 

　　根據(jù)莫大康的介紹：“就目前來說，F(xiàn)inFET和FD SOI兩種技術各有優(yōu)劣點，都在進展，很難說誰將一定勝出。其中，F(xiàn)inFET技術需要從IC設計開始興建新的生態(tài)鏈，工藝復雜。這會影響成品率，提高成本。對于FD SOI來說，其SOI硅片成本很高，要500美元一片，相比而言，通常的12英寸晶圓每片只需80美元。但是，F(xiàn)D SOI仍屬2D范疇，各方面的變動不如FinFET如此巨大，制造商過渡起來較為容易，而且FD SOI尤其適用于高頻或者低功耗器件的制造?！?/P>

 

　　總之，兩條技術路線的前途決定權還在各家廠商之手，英特爾、高通、臺積電、三星等大廠的采用為決定因素。

 

　　走出自己的路

 

　　不能盲目聽信他人，要在科學分析、認真論證的基礎上，敢于打破常規(guī)，走出一條自己的道路來。

制約我半導體產業(yè)做大做強的關鍵仍是核心技術缺乏、產品難以滿足市場需求。全球半導體進入深度調整變革期之際，既給我?guī)硖魬?zhàn)，同時也為實現(xiàn)“彎道超車”提供了條件。對于下一階段的工藝路線，我應采取什么樣的布局策略呢？

 

　　魏少軍認為，要認真分析平面體硅、FinFET技術和FD SOI技術在22nm及以后各個工藝節(jié)點的優(yōu)缺點和競爭領域，不能盲目聽信他人，因為現(xiàn)在即使是世界一流的企業(yè)也看不清楚發(fā)展方向，也在不斷地探討和調整中。要在科學分析、認真論證的基礎上，敢于打破常規(guī)，走出一條自己的道路來。這里面，對企業(yè)領導人的戰(zhàn)略眼光、決策能力都是嚴峻的考驗。

 

　　Cadence公司總裁及CEO陳立武認為，長期來看，未來的主流技術仍是FinFET。盡管短期內EUV存在一定挑戰(zhàn)，但只要下工夫還是可以克服的。英特爾、臺積電以及產業(yè)鏈上的大量企業(yè)都在FinFET上下了很大工夫、投入大量資金，營造起了較為完善的生態(tài)環(huán)境，如所需IP等。這些努力是不可能白費掉的。在這方面FD SOI相對弱勢。當初，F(xiàn)D SOI沒能在28nm節(jié)點被廣泛采用，一個重要的原因就是無法克服IP環(huán)境上的弱勢。未來，F(xiàn)D SOI可以作為一個后備工藝，也不失為一個后來居上的選擇，但是其中的挑戰(zhàn)還是挺多的。

 

　　數(shù)十年來中半導體一直采取跟隨策略。這樣做的好處是，有別人經(jīng)驗做參考，不容易出錯(這也是中集成電路產業(yè)得以較快發(fā)展的原因之一)；不利之處在于，跟在別人后面，想要取得超越就不那么容易了。現(xiàn)在，中半導體與際先進水平的差距正在縮小，跟隨策略已經(jīng)越來越多體現(xiàn)出劣勢。當前的集成電路產業(yè)形勢也給我們提供了一個彎道超車的機會。機會是否能夠抓住將考驗中半導體從業(yè)者的智慧。同時還有一點需要提醒，“車行彎道”既是超車的時機，往往也更加危險。

 

 

 

 

資料來源：華強-產業(yè)趨勢

來源： 際IC業(yè)進入變革期 挑戰(zhàn)與機遇并存